Im Moment kann der Prioritäten-Manager noch nicht in den Controller eingebaut werden, da zum einen kein Platz mehr auf dem FPGA-Chip übrig ist, zum anderen die Mehrfädigkeit noch nicht vollständig implementiert ist.
Sobald die nötigen Voraussetzungen jedoch erfüllt sind, soll der Prioritätenmanager in den Mikrocontroller eingesetzt werden. Dazu können die beiden Einheiten Scheduler und Fetch-Logik nicht eigenständig mit eigenem Takt betrieben werden, sondern müssen in die Decode-Stufe integriert werden.
Leider eignet sich auch das VHDL-Konzept der Prozeduren nicht besonders für diese Aufgabe, da sie zwar eine Kapselung der Algorithmen zulassen würde, die zugehörigen Daten jedoch weiterhin global definiert werden müßten.